DEVELOPMENT OF THE SLOW CONTROLLER OF THE RPC SYSTEM LINK FOR LS2 UPDATE OF THE CMS/HL-LHC EXPERIMENT

Abstract

The RPC Link System, Phase II upgrade, aims to meet all HL-LHC requirements, including operating in a high radiation environment, improving time resolution, and increasing input rate capability and bandwidth system output band. Furthermore, the unique Slow Controller design manages the New RPC Link System. The Slow Controller concept that was developed in this work refers to a control and monitoring subsystem. Defined by its intricate design and non-commercial orientation, this computational entity has the critical role of preventing failures, overseeing operations, and facilitating manual and automated commands for the New RPC Link System. The Slow Controller seamlessly integrates systems and subsystems between RPC Online Software and FPGA firmware. Supported by a combination of firmware, hardware, and software, it serves a wide range of indoor and outdoor applications, utilizing a combination of commercial and non-commercial equipment to control critical tasks such as TTC clock distribution and quick trigger commands, setting FEB Thresholds, reconfiguring Link system FPGAs, and reading Link System status. All these functions are performed through FPGA in the software implementation routine in this development. The initial phase, developed in this thesis, is the small-scale system, which involves an in-depth analysis of the functions required by the New RPC Link System and the best solution for the proposed hardware. The results of the Slow Controller implementation were translated into subprograms and firmware that are matched and integrated into the FPGAs by software at a high level to build data communication to monitor and control the new RPC Link System. At the same time, the software routines for the Online RPC Program were studied, and an extensive evaluation was described and conducted to guarantee the perfect functionality of this subsystem’s control and communication chain.A atualização da Fase II do Sistema de Link RPC visa atender a todos os requisitos do HL-LHC, incluindo a capacidade de operar em um ambiente de alta radiação, aprimorar a resolução de tempo e aumentar a capacidade de taxa de entrada e a largura de banda de saída do sistema. Além disso, o novo sistema de link é gerenciado pelo design exclusivo do Slow Controller. O Conceito de Slow Controller que foi desenvolvido neste trabalho refere-se a um Subsistema de Controle e Monitoramento. Definido por seu design intrincado e orientação não comercial, essa entidade computacional tem o papel crítico de evitar falhas, supervisionar operações e facilitar comandos manuais e automatizados para o novo RPC Link System. O Slow Controller integra perfeitamente sistemas e subsistemas entre o software RPC Online até o firmware dos FPGAs. Suportado por uma combinação de firmware, hardware e software, atende a uma ampla gama de aplicações internas e externas, utilizando uma combinação de equipamentos comerciais e não comerciais para controlar tarefas críticas, como distribuição do relógio TTC e comandos de acionamento rápido, configuração de limiares FEB, reconfigurando FPGAs do sistema Link e lendo o status do sistema Link. Neste desenvolvimento, todas essas funções são realizadas através de FPGA na rotina de implementação por software. A fase inicial, desenvolvida nesta tese, que é o sistema de pequena escala, envolveu uma análise aprofundada das funções exigidas pelo novo sistema Link e a melhor solução para o hardware proposto. Os resultados da implementação do Slow Controller foram traduzidas em subprogramas e firmware que são correspondente e integradas aos FPGAs por software em alto nível para construir a comunicação de dados para monitorar e controlar o novo RPC Link System. Paralelamente, foram estudadas as rotinas de software necessárias para o programa RPC online, e uma extensa avaliação é descrita e conduzida para garantir a funcionalidade perfeita da cadeia de controle e comunicação deste subsistema